2D材料半導体界面のボトルネックを打破、台湾研究チームがポストシリコン時代の新たな可能性を切り拓く

J260807Y5・J260806Y5 2026年9月号(J325)

 国家科学及び技術委員会(以下「国科会」)のニュースリリースによると、携帯電話、コンピューター、そして未来のAIデバイスはいずれも演算が高速で、消費電力が少ない半導体チップが必要としているが、従来のシリコン半導体技術では物理的限界が迫りつつあり、この問題を解決するために、世界中の科学者が次世代の半導体材料を模索している中、「2D材料半導体」は薄くて原子レベルの厚みしかないため、ムーアの法則を延長でき、チップの小型化と性能向上を継続できる重要なカギとなるという。
 国科会の「Å(オームストロング)世代半導体技術イニシアチブ(Angstrom Semiconductor Initiative)」及び「晶創台湾:次世代半導体材料及びデバイスの統合に関する重要技術(Taiwan Chip-based Industrial Innovation Program : Key Technologies for Integrating Next-Generation Semiconductor Materials and Devices)」プログラムのサポートを受け、国立陽明交通大学電子物理学科(National Yang Ming Chiao Tung University Department of Electrophysics)、中央研究院応用科学研究センター(Academia Sinica The Research Center for Applied Sciences)の張文豪教授グループが台湾積体電路(TSMC)のIuliana Radu博士グループ及び陽明交通大学半導体工程学科(Department of Microelectronics)の李宗恩教授と共同で、2D材料半導体が長年にわたって直面してきた「界面の問題」に対して解決策を見出し、高性能の単層二硫化モリブデン(MoS2)トップゲート構造トランジスタ(monolayer molybdenum disulfide top-gate field-effect transistors)の開発に成功した。この画期的な成果は、一流の国際学術誌《Nature Electronics》に掲載された。
 2D材料トランジスタは極めて薄いという強みを持つが、それが実際にチップ内で使えるようにするには、大きな問題があった。それは電流を制御するために、上部に極めて薄い「ゲート絶縁膜」を設置する必要がある。これは極めて薄い紙の上に一層の膜を貼ると、途中で簡単に紙の表面が破れてしまうのと同じであり、これによって電子伝達が阻害され(電子散乱)、デバイスの機能に重大な影響をもたらしてしまう。このため、いかに超薄構造と高速電子伝達とのバランスをとるかが、国際半導体業界にとって高い障壁であった。台湾の産学研チームによるイノベーションは、新しい材料を探すことではなく、「エピタキシャル界面エンジニアリング」(epitaxial interface engineering)を利用して、この「膜」の構造を新たに設計することであった。
 研究チームは超高真空技術を用いて、まずは単層二硫化モリブデンの表面に超薄のアルミニウム膜を成長させ、続いて酸化によって厚さがわずか約0.42ナノメートルの酸化アルミニウム界面層を形成して、後続の材料成長のための高品質の下地とした。これは原子レベルの厚さを有する完璧な界面であり、2D材料半導体と絶縁膜の間の品質を大幅に向上させ、さらには電子伝達の阻害を効果的に低減し、「超薄」と「相互コンダクタンス」という二つの重要な特性を同時に得るのに成功した。研究チームがこの技術を用いて製作したトランジスタは、極小サイズで世界をリードする相互コンダクタンスを実現すると同時に、極めて少ないリーク電流と優れた操作性を兼ね備えており、2D材料半導体の実用化に向けて重要な可能性を示している。
 張文豪教授によると、今後2D材料半導体に関する競争は、材料ではなく、界面エンジニアリングにあり、この技術の最大の価値は、様々な2D材料半導体のプラットフォーム技術に広く応用できることだという。今後、より高速で、より低消費電力のデバイスの発展が望まれており、既存の半導体製造工程と完全に統合することで、「ポストシリコン時代」におけるチップ技術の重要な基盤を築き、さらには台湾の次世代半導体分野における革新力と国際競争力を示していくとしている。(2026年8月)

TIPLO Brochure_Japanese TIPLO News Channel TIPLO TOUR 7th FIoor TIPLO TOUR 15th FIoor